DE2-70 FPGA 开发板引脚分配表（Quartus CSV）
Altera DE2-70 开发板（Cyclone II EP2C70）的完整引脚分配文件，供 Quartus 直接导入（Assignments → Import Assignments）。与 DE2-FPGA-引脚分配表（原版 DE2-120 板）配对，属 FPGA培训资料-2012-孙大林 培训包 sopc实验 子目录。
文件结构
- Quartus 标准导出格式，表头
From,To,Assignment Name,Value,Enabled - 532 条数据行，其中 530 条为
Location → PIN_xxx引脚绑定，1 条 Partition Hierarchy 占位（no_file_for_top_partition） - 版权头为 Altera 1991-2007 许可声明，说明对应 Quartus II 7.x 时代工具链
覆盖的外设资源（按信号名前缀归纳）
| 前缀 | 外设 | 示例 |
|---|---|---|
iCLK_28 / iCLK_50(_2/_3/_4) | 板载晶振 28MHz、50MHz×4 | PIN_E16、PIN_AD15 |
oENET_CLK | Ethernet PHY 时钟 | PIN_D27 |
iAUD_/oAUD_ | WM8731 音频编解码（ADCDATA、DADAT 等） | PIN_E19 |
GPIO_ | GPIO 扩展排针 | — |
DRAM_/SDRAM | 板载 SDRAM | — |
SW_/KEY_/LED_/HEX | 拨码、按键、LED、七段数码管 | — |
VGA_/PS2_/UART | VGA 输出、PS/2、串口 | — |
（具体逐引脚对照以 CSV 原文为准，未逐条摘录。）
知识要点
- DE2-70 相比 DE2-120 主芯片为 EP2C70（70K 逻辑单元），引脚数与外设接线不同，两块板引脚表不可混用。
.csv引脚分配 + QSF 工程配合是 Altera SOPC 实验标准做法；培训实验（Nios II、SOPC Builder）依赖此表绑定硬件。- 时钟组（28M/50M）多路冗余绑定是 DE2 系列典型写法，方便 PLL 实验按需选源。
关联
- DE2-FPGA-引脚分配表（DE2-120 版）
- FPGA培训资料-2012-孙大林