第六章 时序电路的基本单元——触发器
课程：1A003 计算机组织与系统结构（第一部分 数字逻辑） 主讲：北京大学软件与微电子学院 文件格式：PowerPoint 97-2003 二进制格式（图片+文字混合型） 提取方式：LibreOffice 转 PDF + pdftotext 全文提取
一、时序电路概述
1.1 时序电路定义
电路在任何时刻产生的稳定输出信号，不仅取决于该时刻电路的输入信号，而且也取决于电路过去的输入信号。
核心区别于组合逻辑电路：组合逻辑输出只与当前输入有关；时序逻辑输出还与历史输入有关。
时序电路内部必须包含具有存储或记忆功能的电路（即触发器 / Flip-Flop）。
1.2 时序电路的基本组成
x1 Z1
... 组合电路 ... → 输出
xn Zm
↕ ↕
y1…yr 存储电路 Y1…Yr
(现态/内部输入) (次态/内部输出)
两组基本关系式：
- 输出方程：Zᵢ = gᵢ(x₁, …, xₙ ; y₁, …, yᵣ) （i = 1, …, m）
- 激励方程 / 次态方程：Yᵢ = hᵢ(x₁, …, xₙ ; y₁, …, yᵣ) （i = 1, …, r）
其中 y 代表现态（存储电路的当前输出），Y 代表次态（存储电路的下一个状态输入）。
二、触发器基本概念
触发器（Flip-Flop，简称 FF），也称双稳态电路（Bistable Circuit），具有两个稳定状态，用于保存一位二进制信息。
- 一个时刻只能处于一种稳定状态
- 在触发信号作用下，才能从一种稳态翻转到另一种稳态
- 是构成时序逻辑电路的基本存储单元
典型触发器类型
| 类型 | 特点 | 主要应用 |
|---|---|---|
| RS 触发器 | 置位/复位，基本型结构简单 | 锁存、基本存储 |
| D 触发器 | 数据锁存，边沿触发 | 寄存器、移位寄存器 |
| JK 触发器 | 功能最全（保持/置0/置1/翻转） | 计数器、移位寄存器 |
| T 触发器 | 翻转/保持 | 计数器 |
三、RS 触发器
3.1 基本 RS 触发器
结构
用两个”与非”门相互交叉耦合构成，是最简单的具有存储/记忆功能的触发器。
- R（Reset）：复位端，置”0”端
- S（Set）：置位端，置”1”端
- Q 和 Q̅：两个互补输出端，正常工作时逻辑电平总是相反
工作原理（四种输入组合）
| R | S | Q | Q̅ | 功能 |
|---|---|---|---|---|
| 0 | 1 | 0 | 1 | 置 0（复位） |
| 1 | 0 | 1 | 0 | 置 1（置位） |
| 1 | 1 | 不变 | 不变 | 保持原状态 |
| 0 | 0 | 1 | 1 | 不允许（状态不确定） |
R=0, S=0 时，两个输出都为 1，违反互补原则；当输入同时回到 1 时，最终状态取决于两个门的延迟差异，不确定。
时序约束
要求输入触发负脉冲的宽度必须大于 2tᵧ（tᵧ 为一级与非门的平均延迟时间），否则触发器不能可靠翻转。
3.2 钟控 RS 触发器（Clocked RS Flip-Flop）
在基本 RS 触发器基础上增加两块”与非”门，并用一个时钟脉冲 CP（Clock Pulse）控制触发器的翻转动作。CP 为正脉冲有效。
真值表（CP=1 期间有效）
| R | S | Q 次态 | 功能 |
|---|---|---|---|
| 0 | 0 | 保持原状 | 保持 |
| 0 | 1 | 1 | 置 1 |
| 1 | 0 | 0 | 置 0 |
| 1 | 1 | 不允许 | 禁用 |
两个重要问题
- 空翻现象：CP=1 期间，如果输入 R/S 发生变化，触发器可能发生一次以上的翻转。
- 触而不翻：CP 脉冲宽度小于 2tᵧ 时，触发器不能可靠翻转。
由于空翻问题，钟控 RS 触发器一般只用作数码寄存器，不宜作移位和计数部件。
四、触发器外部逻辑特性的描述方法
4.1 基本概念
- 现态：触发器翻转前的状态，用 Qⁿ 表示
- 次态：触发器翻转后的状态，用 Qⁿ⁺¹ 表示
- 次态 = f(现态, 输入)
4.2 两种描述方式
（1）次态真值表
以表格形式列出所有输入和现态组合对应的次态。
（2）次态方程（特征方程）
通过次态卡诺图化简得到的逻辑表达式。
4.3 钟控 RS 触发器次态推导示例
次态真值表：
| R | S | Qⁿ | Qⁿ⁺¹ |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | d（任意） |
| 1 | 1 | 1 | d（任意） |
次态卡诺图化简后得到：
次态方程：Qⁿ⁺¹ = S + R̅·Qⁿ ，约束条件：R·S = 0
五、维阻 D 触发器
5.1 结构与原理
采用维持-阻塞（Maintain-Block） 结构的 D 触发器，简称维阻 D 触发器。
核心机制：通过维持线和阻塞线的配合，在 CP 上升沿时刻采样 D 输入并锁存，之后 D 的变化不再影响输出。
5.2 核心特性
- 上升沿触发：在 CP 上升沿将 D 输入端的数据可靠置入
- 抗干扰能力强：上升沿过后，即使 D 输入值改变，输出仍保持上升沿采样的值
- 属于边沿触发触发器
5.3 逻辑描述
次态真值表：
| D | Qⁿ | Qⁿ⁺¹ |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
次态方程：
Qⁿ⁺¹ = D
5.4 异步置位/复位端
- Rᴅ：直接复位端（低电平有效）
- Sᴅ：直接置位端（低电平有效）
不受 CP 控制，可直接改变触发器状态，用于初始化。
5.5 应用
可构成移位寄存器、计数器等逻辑部件。
六、主从结构 JK 触发器
6.1 主从触发器（Master-Slave Flip-Flop）
构成
- 由两个钟控 RS 触发器级联构成：主触发器 + 从触发器
- CP 加到主触发器，CP 经反相后加到从触发器
工作特点
| 阶段 | 主触发器 | 从触发器 |
|---|---|---|
| CP = 1 期间 | 接收输入信号并暂存 | 被 CP̅=0 封锁，保持不变 |
| CP 下降沿（后沿） | 保持 | 按主触发器状态翻转 |
整个触发器的输出状态在 CP 脉冲期间不会变化，只在 CP 下降沿更新一次。
6.2 JK 触发器
结构来源
在钟控 RS 触发器基础上：
- 增加两条交叉反馈线（从 Q̅ 反馈回 S 端所在门，从 Q 反馈回 R 端所在门）
- S 改名为 J，R 改名为 K
这样解决了 RS 触发器 R=S=1 时状态不确定的问题。
四种工作模式
| J | K | Qⁿ⁺¹ | 功能 | 对应 RS 功能 |
|---|---|---|---|---|
| 0 | 0 | Qⁿ | 保持 | 同 RS 的 R=0,S=0 |
| 0 | 1 | 0 | 置 0 | 同 RS 的 R=1,S=0 |
| 1 | 0 | 1 | 置 1 | 同 RS 的 R=0,S=1 |
| 1 | 1 | Q̅ⁿ | 翻转 | （RS 没有此功能） |
J=K=1 时，每来一个 CP 脉冲，触发器翻转一次，这种工作模式称为计数模式（T’ 触发器）。
6.3 主从 JK 触发器次态方程
次态真值表：
| J | K | Qⁿ | Qⁿ⁺¹ |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |
通过卡诺图化简，得到次态方程：
Qⁿ⁺¹ = J·Q̅ⁿ + K̅·Qⁿ
6.4 逻辑符号说明
- Rᴅ、Sᴅ 端的小圆圈表示低电平有效
- CP 端的小圆圈表示负边沿触发（下降沿有效）
- 即 CP 下降沿时，主触发器状态传送到从触发器，更新输出
6.5 主从 JK 触发器的一次翻转问题
主从 JK 触发器在 CP=1 期间，主触发器只能翻转一次（一次变化现象），之后即使输入 J/K 变化，主触发器也不会再变。这是主从结构的一个重要特性，使用时需要注意。
七、触发器类型总结对比
| 特性 | 基本 RS | 钟控 RS | D 触发器（维阻） | JK 触发器（主从） | T 触发器 |
|---|---|---|---|---|---|
| 触发方式 | 电平（负脉冲） | 电平（CP=1） | 上升沿 | 下降沿 | 边沿 |
| 置 0 | R=0,S=1 | R=1,S=0,CP=1 | D=0, CP↑ | J=0,K=1, CP↓ | — |
| 置 1 | R=1,S=0 | R=0,S=1,CP=1 | D=1, CP↑ | J=1,K=0, CP↓ | — |
| 保持 | R=1,S=1 | R=0,S=0,CP=1 | — | J=0,K=0, CP↓ | T=0 |
| 翻转 | — | — | — | J=1,K=1, CP↓ | T=1 |
| 次态方程 | Qⁿ⁺¹=S+R̅Q RS=0 | Qⁿ⁺¹=S+R̅Q RS=0 | Qⁿ⁺¹=D | Qⁿ⁺¹=JQ̅+K̅Q | Qⁿ⁺¹=T⊕Q |
| 主要问题 | 输入约束 | 空翻 | 功能单一 | 一次翻转 | — |
| 典型应用 | 基本锁存 | 数码寄存器 | 寄存器、移位寄存器 | 计数器、移位寄存器 | 计数器 |
八、作业题（P231）
- 画出 D 触发器、JK 触发器及 T 触发器的逻辑符号，并写出其次态方程。
- 有三个触发器 A、B、C，在同一个 CP 脉冲作用下，将 A 所存代码传送到 B，B 所存代码传送到 C。试画图实现之。
- 有两个触发器 A 和 B，在同一个 CP 脉冲作用下，将 A 所存代码传送到 B，B 所存代码传送到 A。试画图实现之。