知识库

FPGA培训资料-fpga设计概述

6分钟阅读

FPGA培训资料-FPGA设计概述

---
title: "FPGA培训资料-FPGA设计概述"
source: "/日常学习资料/FPGA培训资料/培训讲义/1.1.fpga设计概述.pdf"
original_path: "/日常学习资料/FPGA培训资料/培训讲义/1.1.fpga设计概述.pdf"
author: "FPGA培训资料"
date: "2012-07"
size: "2.13 MB"
pages: 31
status: done
method: PDF文本提取
---

核心内容

Altera FPGA培训入门材料，介绍可编程逻辑器件基础、FPGA设计流程、Altera产品系列、软核处理器和HardCopy技术。

为什么使用FPGA

优势

  • 可配置性：可根据需求配置，每个器件独立功能
  • 在线重配置：性能可调整，支持多种应用
  • 立即开发：标准器件即可开发，降低风险和投入
  • 加速上市：加快产品上市进度

与ASIC对比

特性FPGAASIC
设计周期短长
修改成本低高
大批量成本较高更低
速度较低更高
功耗较高更低

结论：FPGA适合中低量产品；ASIC适合大批量、追求高性能低成本场景。

可编程器件类型

PLA（可编程逻辑阵列）

  • AND plane + OR plane
  • 实现积之和形式：F(A,B,C) = A’B’C + AB’C + ABC

CPLD（复杂可编程逻辑器件）

  • 多个PLA组成
  • 有一定互联结构
  • 适合中等复杂度设计

FPGA（现场可编程门阵列）

  • LUT（查找表）：核心逻辑单元
  • 4输入LUT = 4位地址、1位数据的存储器（16个位置）
  • 集成更多内存单元
  • 逻辑单元可无限复制（连接互联网络和I/O）

LUT原理示例（4输入与门）：

  • 地址0000~1110存储0，地址1111存储1
  • 通过编程改变LUT内容实现不同逻辑功能

设计流程

代码编写 → RTL实现 → 综合 → 布局布线 → 时序分析 → 门级模拟 → 板级测试
    ↓          ↓         ↓         ↓          ↓          ↓          ↓
Verilog/VHDL 功能仿真 网表生成  映射器件  静态时序分析  时序仿真   实际硬件验证

各阶段说明

  1. 代码编写：用Verilog/VHDL描述电路
  2. RTL仿真：功能仿真，不考虑延时
  3. 综合：将高层次描述转化为器件相关描述，优化面积和性能
  4. 布局布线：映射到目标器件，满足面积和性能要求
  5. 时序分析：静态时序分析，确认性能
  6. 门级模拟：时序仿真，验证实际工艺工作
  7. 板级测试：实际硬件验证

Altera产品系列

高性能系列（Stratix系列）

系列特点
Stratix最高性能FPGA
Stratix GX带高速串行收发器
Stratix II改进性能功耗比
Stratix III低功耗优化
Stratix IV集成硬件DSP模块
Stratix V添加硬核控制模块

低成本系列（Cyclone系列）

系列特点
Cyclone早期低成本设计
Cyclone II简化LE设计，添加应用设计
Cyclone III低功耗优化
Cyclone IV低成本处理器+串行收发器
Cyclone V硬核控制模块，提高性能

CPLD系列（MAX系列）

系列推出年份关键特性
MAX 700019955.0-V I/O
MAX 30002002低成本
MAX II2004I/O数量多
MAX IIZ2007零功耗
MAX V2010低成本、低功耗

其他产品

  • Arria系列：带高速串行收发器
  • Nios II：软核处理器（ARM Cortex-M1等）
  • HardCopy：结构化ASIC，FPGA设计转固化版本

HardCopy技术

  • 将FPGA设计转移到硬链接芯片
  • 不再具备可编程特性
  • 适合大批量生产
  • 优势：功耗降低40%，内部时延降低

何时选择FPGA

高速I/O需求

  • 高速ADC/DAC
  • 高速数据采集

特殊接口需求

  • 千兆以太网、HDMI、SATA、PCIe
  • 现有接口不满足，需要快速添加

实时DSP需求

  • 高速实时数据处理
  • 大数据量、天然并行应用

额外接口需求

  • SPI、I2S、I2C等
  • 不需改动系统基本架构即可添加

设计门槛

更高门槛

  • 需要软硬件两方面设计能力
  • 掌握复杂逻辑设计方法
  • 设计工具和学习曲线更复杂
  • 设计周期通常更长

更高成本

  • 相对于通用处理器和DSP成本更高
  • 但新一代FPGA性价比持续改善

更高功耗

  • 功耗是最大设计挑战之一
  • 高度可配置特性使功耗优化更难

关联笔记

关系图谱

反向链接