Quartus II 仿真工具使用指南

---
title: "Quartus II 仿真工具使用指南"
source: "日常学习资料/FPGA培训资料/FPGA培训_2012_07/2.2.quartus ii 仿真工具.pdf"
original_path: "/日常学习资料/FPGA培训资料/FPGA培训_2012_07/2.2.quartus ii 仿真工具.pdf"
author: "FPGA培训资料"
date: "2012-07"
size: "960 KB"
pages: 43
status: done
method: PDF文本提取（pdftotext）
---

核心内容

Altera（现Intel）FPGA开发工具Quartus II的仿真功能培训材料，涵盖前仿真、后仿真和Signal Tap逻辑分析仪的使用。

仿真类型对比

仿真类型	说明	特点
前仿真	RTL逻辑功能仿真	检查逻辑功能，不含延时信息
后仿真	含延时的逻辑仿真	包含综合工具给出的延时信息
Signal Tap	实际硬件验证	占用FPGA资源，结果更真实

前仿真步骤

1. 生成网表：编译生成功能验证网表
2. 新建波形文件：创建.vwf后缀的波形文件
3. 添加节点：使用Node Finder添加输入输出信号
4. 编辑波形：对信号设置各种输入激励
5. 设置仿真属性：Assignment → Settings → Simulation
6. 选择仿真模式：Simulation mode = Function
7. 运行仿真：Processing → Start Simulation（快捷键）
8. 检查结果：对比输入输出波形

后仿真步骤

与前仿真流程相同，关键区别：

• Simulation mode 改为 Timing
• 需先完成引脚分配（Pin Placement）
• 包含实际的时序延时信息

引脚分配的重要性：不同引脚位置影响布局布线结果，进而影响后仿真结果。

Signal Tap II 逻辑分析仪

概念

• 内置于FPGA硬件的逻辑分析工具
• 可捕获实际运行时的内部信号
• 比纯软件仿真更真实可靠

使用流程

1. 新建Signal Tap文件：配置界面
2. 连接硬件：确认PC与开发板（DE2）连接
3. 选择Hardware和Device
4. 选择采样时钟：通常选择设计中的内部信号（如iclk）
5. 添加要查看的信号
6. 设置Trigger条件
7. 保存设置并编译
8. 下载到FPGA
9. 运行分析：点击Start Analysis查看结果

高级用法：MegaWizard方式

• 通过MegaWizard插入Signal Tap IP核
• 与Top module联合设计
• 设计灵活度更高，可控性更好

关键注意事项

1. 前仿真 vs 后仿真：前仿真验证逻辑正确性，后仿真验证时序是否符合要求
2. Signal Tap资源占用：会消耗FPGA的LE资源和布线资源
3. 引脚分配影响时序：不同的引脚分配会导致不同的布局布线结果
4. 仿真数据格式：FPGA返回的数据帧通常以特定前缀/后缀标识（如fa/fb）

关联笔记

• FPGA培训资料-fpga设计概述
• FPGA培训资料-verilog基础
• YeeCOM GPRS DTU测试流程