IFLabs USB控制DA转换输出（AD558）电路

IFLabs CY7C6013A（Cypress FX2LP）开发板第 24 号实例的原理图，演示如何通过 FX2LP 并口 FIFO 总线驱动 AD558 数模转换器输出模拟电压。日期 2015-06-10，设计者 ZJL，A4 单页图（Sheet 4）。

系统构成

• 主控：IFLabs FX2LP CoreBoard，核心为 Cypress CY7C6013A（80 脚 SQ80 封装），带 USB2.0 接口和 GPIF 可编程接口
• DA 转换器：AD558（8 位并行输入 DAC，单 5V 供电）
• 接口方式：FX2LP 的 FIFO 数据总线直接挂 AD558 数据总线，属于”USB→并口 FIFO→DA”的典型透传架构

关键连接

FX2LP 侧

• PB0–PB7（FD0–FD7）：作为 8 位数据总线 DATA0–DATA7，接 AD558 的 DB0–DB7
• 控制信号：从 PORTD/PORTA 引出 CS（片选）、CE（转换使能）、WR、RD 等；图中还可见 RDY0–RDY5（FIFO 就绪标志）、INT#、FLAGA–D、SLCS#/SLWR/SLRD 等 FX2LP Slave FIFO 信号
• 电源：VCC/USB5V 供 5V，12V 单独供给运放/基准部分（图中 DB 排线下有 12V 标注），10μF+去耦电容

AD558 侧

• DB0–DB7：数据输入（来自 FX2LP PB 口）
• CS / CE：片选与锁存（CE 下降沿把数据锁入并启动转换）
• Vout：模拟电压输出，经 BNC 座 P1 输出到面板
• Vse / Vst：基准电压相关引脚（单极/双极配置）

工程含义

这个实例是液相芯片项目数据采集卡的原型验证件之一：证明了用 FX2LP Slave FIFO 模式可以做主机→USB→并口的确定性数据下发路径，8 位精度用于 DA 输出（如泵速、阈值电压设定）。配套的 25 号实例（IFLabs-USB控制AD转换数据-MAX197电路）是反方向：MAX197 12 位 ADC 采回数据经同一 PB 总线上传。

与 FX2LP Slave FIFO 模式的对应

FX2LP 作为 Slave FIFO 从设备时，主机写数据经 USB 端点缓冲后由 SLOE/FIFOADR/SLWR 时序写入外部 FIFO 或外设；本电路中 AD558 被当作”末端 FIFO 消费者”，WR/CS 组合充当锁存。这是 FX2LP 控制外设最简的一种模式（无需 GPIF 状态机，直接外部逻辑/IO 控制）。

文件信息

• 来源：云盘 /工作相关/液相芯片项目相关工作文档/数据采集卡相关/IFLabs CY7C6013A/实例源代码/24USB控制DA转换输出/24.pdf
• 同目录含实例源代码（24 号实验），本 PDF 为配套原理图