IFLabs FX2 LPCore Board 原理图

概述

Cypress CY7C6013A(FX2LP)USB 2.0 微控制器开发板,IFLabs 出品,用于 LabVIEW 平台 USB 数据采集。本文件为 1 页电路原理图。

引脚定义

管脚名称功能
1VCC电源
2PD0/FD8并行数据总线 / WAKEUP
3PD1/FD9并行数据总线 / RESET#
4PD2/FD10并行数据总线
5PD3/FD11并行数据总线
6PD4/FD12并行数据总线
7PD5/FD13并行数据总线
8PD6/FD14并行数据总线
9PD7/FD15并行数据总线
10NC无连接
11PB0/FD0FIFO 数据总线
12PB1/FD1FIFO 数据总线
13PB2/FD2FIFO 数据总线
14PB3/FD3FIFO 数据总线
16PB4/FD4FIFO 数据总线
17PB5/FD5FIFO 数据总线
18PB6/FD6FIFO 数据总线
19PB7/FD7FIFO 数据总线
20NC无连接
21INT5#中断
23CLKOUT时钟输出
24RDY0/*SLRDFIFO 读控制
25RDY1/*SLWRFIFO 写控制
26RDY2就绪
27RDY3就绪
28RDY4就绪
29RDY5就绪
30INT4中断
31T0定时器
32T1定时器
34T2定时器
35*IFCLK反相 FIFO 时钟
36BKPT断点
37NC无连接
38SDAI2C
39SCLI2C
40A16地址线
41PA6/*PKTEND包结束
42PA5/FIFOADR1FIFO 地址
43PA4/FIFOADR0FIFO 地址
44PA3/*WU2唤醒
45PA2/*SLOE输出使能
46PA1/INT1#中断
47PA0/INT0#中断
48PC7/GPIFADR7GPIF 地址
49PC6/GPIFADR6GPIF 地址
50PC5/GPIFADR5GPIF 地址
51PC4/GPIFADR4GPIF 地址
52PC3/GPIFADR3GPIF 地址
53PC2/GPIFADR2GPIF 地址
54PC1/GPIFADR1GPIF 地址
55PC0/GPIFADR0GPIF 地址
56PE0/T0OUT定时器输出
57PE1/T1OUT定时器输出
58PE2/T2OUT定时器输出
59PE3/RXD0OUT串口输出
60PE4/RXD1OUT串口输出
61PE5/INT6#中断
62PE6/T2EX定时器外部
63PE7/GPIFADR8GPIF 地址
64CTL0/*FLAGAGPIF 控制
65CTL1/*FLAGBGPIF 控制
66CTL2/*FLAGCGPIF 控制
67CTL3GPIF 控制
68CTL4GPIF 控制
69CTL5GPIF 控制
70RXD1串口接收
71TXD1串口发送
72RXD0串口接收
73TXD0串口发送
74USB5VUSB 电源
75VDD电源
76GND地
77GND地
78GND地
79GND地
80GND地

文档信息

  • 文件: E:\ZJL\..\31.SchDoc
  • 日期: 2015/6/10
  • 图纸: A4
  • 修订: 4

关联