IFLabs CY7C6013A USB2.0 数据采集实例图集（21-36 外设接线汇总）
来源为液相芯片项目数据采集卡资料包中 IFLabs FX2LP（CY7C6013A）开发板配套实例源代码目录下的 14 份实例原理图 PDF（编号 21~36）。每份 PDF 是一个”USB + 外设”最小系统的电路原理图，正文文字极少（核心内容在图形里，文本层只提取得出芯片型号与网络标号）。这批图是当年做流式细胞仪数据采集卡（CY7C6013A/FX2LP 方案）时的参考设计库。
公共平台：IFLabs FX2LP 核心板
所有实例共用同一块 USB2.0 全功能核心板（图框标注 IFLabsFX2LPCoreBoard，2015-06-10 版），主控 Cypress CY7C6013A（FX2LP，80 脚，含 8051 + USB 收发器，无需外部固件 ROM——程序从 USB 枚举后加载运行）。关键引脚分布（从文本层完整提取，是三份 IFLabs 笔记里最完整的一次）：
- FD0-FD7 = PB0-PB7，FD8-FD15 = PD0-PD7：GPIF/Slave FIFO 共享 16 位数据总线
- PA0-PA7：INT0#/INT1#、*WU2、FIFOADR0/1（FIFO 端点选择）、*SLOE（总线释放）、*PKTEND、*FLAGD/SLCS#
- PC0-PC7 = GPIFADR0-7：GPIF 地址线
- PE0-PE7：T0OUT/T1OUT/T2OUT、RXD0OUT/RXD1OUT、INT6、T2EX、PE7 复用 GPIFADR8（第 9 根 GPIF 地址线）
- RDY0-RDY5 复用 *SLRD/*SLWR；CTL0-CTL5 复用 *FLAGA/B/C；*IFCLK 接口时钟；INT4/INT5#
- 板载 USB5V（总线取电）、RESET#、BKPT、A16、串口 RXD0/TXD0、I2C SDA/SCL 引出
这套引脚复用关系与已有的 IFLabs-CY7C6013A-USB引脚定义 笔记互相印证；数据通路类实例的 FPGA/FIFO 对接可参考 FX2-FX3-SlaveFIFO采集卡-FPGA引脚报告-XC3S200。
14 个实例一览（编号 → 外设芯片 → 接口方式）
| # | 实例 | 外设芯片 | 挂接方式 |
|---|---|---|---|
| 21 | LED 数码管显示 | 7 段数码管（经 FD 口驱动） | GPIF Slave FIFO 直接 IO |
| 22 | EEPROM 实现自定义 USB 设备启动 | AT24 系列 I2C EEPROM | I2C（SDA/SCL），断电保存 USB 设备描述符实现免枚举固件自启动 |
| 23 | LCD 液晶显示 | NH12864M（128×64 点阵） | 并行数据/控制线 |
| 24 | DA 转换输出 | AD558（并行 8 位 DAC） | 并行数据线 + 控制 |
| 25 | AD 转换数据 | MAX197（12 位并行 ADC）+ MAX8875 | 并行接口，中位机采样参考设计 |
| 26 | I2C 总线读写 | AT24C08 | GPIO 模拟 I2C（SDA/SCL） |
| 27 | Microware 串行总线 | AT93C66（Microwire EEPROM） | CS/DI/SK/DO 四线 Microwire 时序 |
| 28 | 实时时钟 | DS1302 | 三线（CS/I/O/SCLK）单总线 RTC |
| 29 | 单总线温度传感器 | DS18S20 | 单总线 DQ + 4.7k 上拉 |
| 30 | Slave FIFO 数据采集 | 核心板直连（外部逻辑挂 FD 总线） | 从设备模式 Slave FIFO，SLRD/SLWR/SLCS/FIFOADR/FLAG 全套握手信号接外部（本实例为 ADC/放大器前端） |
| 31 | LabVIEW 平台 USB 开发 | 核心板 + PC 上位机 | VID 0x0547 PID 0x2235（Cypress 官方 demo），NI-VISA 调用 |
| 33 | 高速数据采集 | CY7C4265（双端口 FIFO）扩展至 18 位总线宽度 | 外部 ADC → 18 位 FIFO ↔ FX2LP FD15-0，Slave FIFO 突发传输，是高速采集卡的标配缓冲方案 |
| 34 | HID 键盘 | PCF8574（I2C 8 位 IO 扩展）+ 按键 | I2C 扩展按键输入，固件枚举为 HID 键盘类设备 |
| 36 | 片外 SRAM | 异步 SRAM | FX2LP 扩展总线（A16 地址 + FD 数据）直接映射 |
核心工程结论
- 三种外设挂接范式：(a) GPIO/并行直驱（21/23/24/25/26/27/28/29/36）——8051 固件位操作即可；(b) Slave FIFO（30/33）——外部逻辑（FPGA/ADC/FIFO）按同步总线时序直连 FD 口，不经 8051，带宽最高；(c) 设备类固件（22/31/34）——改 USB 描述符走自定义/vendor 或 HID 类。
- 实例 33 的 CY7C4265 双端口 FIFO 缓冲结构与项目自研采集卡的 FX2-FX3-SlaveFIFO采集卡-FPGA引脚报告-XC3S200 方案同构：外置 FIFO 解耦采集速率与 USB 突发，是 FX2LP 方案高速采集的标准做法。
- 实例 22 的 EEPROM 自启动：CY7C6013A 本身无 Flash，默认 RAM 运行需上位机每次下载固件；烧 I2C EEPROM 后设备以定制 VID/PID 上电自枚举，产品化必需步骤。
- 这批实例与自研用途高度对应：25/30/33 = 数据采集主通路参考，28/29 = 时钟与温度补偿参考，34 = 免驱 HID 方案参考。
资料状态
- 14 份 PDF 均为 1-2 页原理图源文件（Altium，文件名标注 30.SchDoc/33.SCHDOC 等），无正文说明文字；实例目录内另有对应的 Keil C51 固件源码子目录（USBPort/、驱动程序/ 等），未下载。
- 配套 Keil c51v9.50a 目录下含破解工具类 PDF，按规则不处理。