Quartus II 仿真工具
飞凌FPGA培训资料第二讲，介绍Quartus II仿真方法
原始文件: /工作相关/FPGA培训资料/FPGA培训_2012_07/2.2.quartus ii 仿真工具.pdf 文件大小: 960 KB 页数: 43页 提取方式: pdftotext（扫描版PDF，OCR SSL失败，仅提取部分文本） 处理日期: 2026-09-20
核心内容
本文档介绍了FPGA设计中的三种仿真方法，以及Signal Tap的使用。
一、仿真类型
| 类型 | 说明 |
|---|---|
| 前仿真 | RTL逻辑功能仿真，检查设计逻辑功能，不包含延时信息 |
| 后仿真 | 包含延时信息的逻辑功能仿真，延时由Vendor综合工具提供 |
| Signal Tap | 实际功能性能验证工具，占用FPGA资源，结果更真实 |
二、前仿真流程
- 生成网表
- 新建仿真波形文件
- 使用Node Finder添加节点
- 编辑输入输出波形
- 保存为.vwf文件
- 设置仿真属性：Assignment → Settings → Simulation → Function
三、后仿真
- 前仿真无误后进行
- 需要分配引脚（影响布局布线结果和后仿真结果）
- 编译整个工程
四、Signal Tap
- 用于实际验证
- 会占用FPGA资源
- 得到更真实的结果
关键要点
- 前仿真只检查逻辑功能
- 后仿真需要延时信息
- Signal Tap是最接近实际的验证方法
关联知识
- 本笔记是飞凌FPGA培训资料的一部分
- 关联笔记：FPGA设计概述-基础概念与流程、FPGA培训-Verilog基础与电路设计
- 本PDF为扫描版，OCR提取失败，建议后续尝试其他OCR方案
备注
- 由于OCR SSL证书问题，未使用pdf-inspector OCR模式
- 内容基于pdftotext提取的部分文本整理
- 完整内容需参考原PDF文件