CY7C68013A EZ-USB FX2LP USB 微控制器数据手册

来源：/工作相关/液相芯片项目相关工作文档/数据采集卡相关/IFLabs CY7C6013A/CY7C68013A英文数据手册.pdf 分类：work 页数：71页

文档信息

产品：EZ-USB FX2LP USB Microcontroller
型号：CY7C68013A/14A/15A/16A
厂商：Cypress Semiconductor Corporation
文档编号：38-08032 Rev. *X

核心特性

USB 2.0 接口

USB IF 高速认证（TID # 40460272）
全速 12 Mbps，高速 480 Mbps
不支持低速 1.5 Mbps 模式
单芯片集成 USB 2.0 收发器、智能 SIE 和增强型 8051

8051 微处理器

16 KB 片上代码/数据 RAM
48 MHz、24 MHz 或 12 MHz CPU 操作
4 个时钟周期/指令
两个 USART（支持 230 KBaud）
三个计数器/定时器
扩展中断系统（27 USB 中断向量 + 14 FIFO/GPIF 中断向量）

外设接口

GPIF（通用可编程接口）：直接连接 ASIC/DSP
FIFO：四个集成 FIFO，支持 8/16 位数据总线
I²C 控制器：100/400 kHz
GPIO：最多 40 个通用 I/O

电源特性

3.3V 操作，5V 容忍输入
超低功耗：ICC ≤ 85 mA
挂起电流：100 mA（CY7C68014A/16A）或 300 mA（CY7C68013A/15A）
支持总线供电应用（< 100 mA）

型号对比

特性	CY7C68013A	CY7C68014A	CY7C68015A	CY7C68016A
适用应用	非电池供电	电池供电	非电池供电	电池供电
挂起电流	300 mA	100 mA	300 mA	100 mA
GPIO 数量	40	40	42	42
封装选项	56/100/128 pin	56/100/128 pin	56 pin	56 pin

封装选项

56-pin VFBGA (5×5 mm)：24 GPIO
56-pin SSOP：24 GPIO
56-pin QFN (8×8 mm)：24/26 GPIO
100-pin TQFP：40 GPIO
128-pin TQFP：40 GPIO + 16-bit 地址总线

USB 启动方法

上电时检查 I²C 端口连接的 EEPROM：

第一字节 = 0xC0：使用 EEPROM 中的 VID/PID/DID
第一字节 = 0xC2：将 EEPROM 内容加载到内部 RAM
无 EEPROM：使用内部存储的默认值（VID=0x04B4, PID=0x8613）

ReNumeration（重枚举）机制

FX2LP 支持两步枚举过程：

初始枚举：使用默认 ID 枚举并下载固件
重枚举：使用下载的固件和描述符重新枚举

通过 USBCS 寄存器的 DISCON 和 RENUM 位控制：

DISCON = 1：模拟 USB 断开
DISCON = 0：重新连接
RENUM = 0：默认 USB 设备处理端点 0
RENUM = 1：固件服务端点 0 请求

FIFO 接口模式

主/从 FIFO 操作

8 位或 16 位外部数据接口
支持突发传输，最高 96 MB/s
双、三、四缓冲选项

GPIF 波形生成

可编程波形描述符
支持多个 RDY 输入和 CTL 输出
可通过 GPIF Designer 工具配置

特殊功能寄存器（SFR）

关键 SFR 地址：

IOA (0x80)：端口 A I/O
IOB (0x81)：端口 B I/O
IOC (0x82)：端口 C I/O
IOD (0x83)：端口 D I/O
IE (0xA8)：中断使能
IP (0xB8)：中断优先级
USBCS (0xE4)：USB 控制状态
GPBR (0xE5)：通用编程位寄存器
CPUCS (0xE6)：CPU 控制状态

中断系统

USB 中断向量（INT2）

27 个自动向量
包括：SOF、总线重置、挂起、恢复等

FIFO/GPIF 中断向量（INT4）

14 个自动向量
包括：EP0、EP1、EP2、EP4、EP6、EP8、IN-ACK、OUT-NAK、P-NAK 等

错误说明（Errata）

空标志断言问题

影响型号：CY7C68013A/14A/15A/16A Rev. B
触发条件：从主机向 EP2 传输单个字数据后，断言 SLRD 并指向其他端点
影响：EP2 OUT 端点的空标志错误地从”非空”变为”空”
** workaround **：
1. 初始化后向非 EP2 端点发送脉冲信号
2. 第一个数据长度设为多字
3. 优先从主器件读取 EP2

PCB 布局建议

使用四层阻抗控制板
DPLUS 和 DMINUS 迹线长度匹配（±2 mm）
保持 10 mm 间距隔离其他信号
在 USB 连接器附近放置去耦电容
QFN 封装需要铜填充作为散热垫

订购信息

型号	封装	RAM	GPIO	适用场景
CY7C68014A-128AXC	128 TQFP	16 KB	40	电池供电
CY7C68014A-100AXC	100 TQFP	16 KB	40	电池供电
CY7C68013A-128AXC	128 TQFP	16 KB	40	非电池供电
CY7C68013A-56LTXC	56 QFN	16 KB	24	非电池供电
CY7C68016A-56LTXC	56 QFN	16 KB	26	电池供电
CY3684	开发套件	-	-	评估板