一、总线的基本概念
1.1 总线定义
总线是计算机两个或两个以上的模块（部件或子系统）之间相互连接与通信的公共通路。
总线不仅仅是一组传输线，它还包括一套管理信息传输的规则（协议）。在计算机系统中，总线可以看成一个具有独立功能的组成部件。
总线信号线四大类：
| 类别 | 内容 | 作用 |
|---|---|---|
| 数据线和地址线 | 数据传输宽度 + 直接寻址范围 | 决定数据吞吐量和寻址空间 |
| 控制、时序和中断信号线 | 总线控制信号、时序、中断 | 决定总线功能强弱和适应性好坏 |
| 电源线和地线 | 电源种类、地线分布 | 供电与信号完整性 |
| 备用线 | 厂家和用户性能扩充 | 特殊要求使用 |
1.2 总线的分类（按功能和规范）
微型计算机的总线按功能和规范可分为三大类型：
- 片总线（Chip Bus, C-Bus） — 又称元件级总线，把各种不同芯片连接在一起构成特定功能模块（如CPU模块）的信息传输通路。
- 内总线（Internal Bus, I-Bus） — 又称系统总线或板级总线，微机系统中各插件（模块）之间的信息传输通路，如CPU模块与存储器/I/O接口模块之间。
- 外总线（External Bus, E-Bus） — 又称通信总线，微机系统之间或微机系统与其他系统（仪器、仪表、控制装置等）之间的信息传输通路，如EIA RS-232C、IEEE-488等。
三类总线地位：C-Bus在芯片内部/模块内，I-Bus在主板插件之间，E-Bus在系统外部。三层结构由内到外，速度由高到低。
1.3 总线标准
每个总线标准都必须有具体明确的规范说明，通常包括四大技术特性：
| 特性 | 内容 |
|---|---|
| 机械特性 | 模块插件机械尺寸、总线插头插座规格及位置 |
| 电气特性 | 逻辑电平、噪声容限、负载能力 |
| 功能特性 | 各总线信号名称及功能定义 |
| 规程特性 | 各总线信号的动作过程及时序关系 |
总线标准的两种产生途径：
- 事实标准：厂家研制的总线因性能优越被广泛接受（如ISA）
- 正式标准：国际标准组织主持开发制定
历史上著名的总线标准： S-100（IEEE 696，最早的PC总线）、MultiBus（IEEE 796）、Z-Bus、PC/XT总线、PC/AT总线、ISA、EISA、PCI、USB等。
S-100总线的教训：布线不合理（时钟线夹在9条控制线中间易串扰）、地线太少（100条线仅2条地线）、DMA引脚定义不明确、无总线仲裁机构——这些问题在后来的标准中得到克服。
总线发展趋势： 高带宽、实用性、开放性。
1.4 总线仲裁
总线仲裁是指多个总线主模块同时请求使用总线时，决定由哪个模块获得总线控制权。
- 总线主模块：具有总线控制能力，获得控制权后能启动数据传输（如CPU、DMA控制器）
- 总线从模块：能对总线上的数据请求作出响应，但本身不具备总线控制能力（如8255A、8259A）
两种基本仲裁方式：
串行总线仲裁（菊花链）
- 总线”允许”信号在各模块之间串行传输
- 第一个发出请求且收到允许信号的模块获得总线控制权
- 优先级由模块在链中的位置决定，越靠前优先级越高
- 优点：简单，控制线少
- 缺点：串行传输延迟大，高优先级模块频繁请求时低优先级可能饿死
- 适用：较小的系统
并行总线仲裁
- 每个模块都有独立的总线请求和允许信号
- 总线仲裁器内置优先权编码器和优先权译码器
- 所有请求同时送到仲裁器，由仲裁器判定最高优先级
- 得到允许的模块撤销请求，置”总线忙”
- 优点：速度快，可连接许多主模块，仲裁电路不复杂
- 适用：大多数现代系统
关键信号三根：请求（request）、允许（grant）、总线忙（busy）。先检忙→发请求→等允许→置忙→用完撤忙。
二、ISA 总线（18.2）
2.1 ISA 总线概述
- ISA（Industrial Standard Architecture） 即AT总线，在8位XT总线基础上扩展而成的16位总线体系结构
- IBM PC/XT（8088）→ XT总线（8位）
- IBM PC/AT（80286）→ AT总线（16位），即ISA
- Pentium系列主板上仍保留3～4个ISA扩充槽，兼容8位和16位ISA卡
2.2 ISA 总线插槽结构
一长一短两个插口：
- 长插口：62个引脚，A31～A1 / B31～B1，插槽两面
- 短插口：36个引脚，C18～C1 / D18～D1，插槽两面
总计98个引脚（62+36）。8位卡只用长插口，16位卡两个插口都用。
三、PCI 总线（18.4）
3.1 PCI 总线的突破意义
PCI（Peripheral Component Interconnect，外围部件互连总线）：
- 1991年由Intel公司首先提出，PCI SIG（100+成员公司）发展推广
- 1992年6月 PCI 1.0 版
- 1995年6月 PCI 2.1 版，支持64位数据通路、66MHz工作频率
核心突破： 解决了传统总线”CPU一换代总线就跟着换、旧卡全废”的困境——通过桥芯片将不同层次总线粘合，CPU升级只需换北桥，外设全部保留。
3.2 PCI 系统结构（三层总线）
CPU 总线（CPU-主存总线 / 微处理器局部总线）
│
北桥（CPU总线/PCI总线桥）
│
PCI 总线
┌─────┼─────┐
图形适配器 网卡 硬盘控制器
│
南桥（PCI总线/ISA总线桥）
│
ISA 总线
│
ISA卡 × N
桥芯片的作用： 信号缓冲、电平转换、控制协议转换。
- 北桥：CPU总线 ↔ PCI总线
- 南桥：PCI总线 ↔ ISA总线
桥接技术的核心优势：系统升级换代时，只需改变CPU总线和北桥芯片，全部原有外设及接口适配器仍可保留，保护用户投资。
3.3 PCI 总线特点
- 数据宽度：32位 / 64位
- 地址总线：32位（可扩展至64位）
- 地址线和数据线多路复用（AD0～AD63），节省引脚，减小连接器尺寸
- 插槽类型：5V和3V两种
- 引脚总数：94对（A1/B1～A94/B94）
- 32位卡只用1～62号
- 64位卡占用全部1～94号
- 防呆设计：code引脚（连接器钥匙）防止插卡插错
- 主板一般配2～3个PCI扩充槽
四、USB 总线（18.5）
4.1 USB 概述
USB（Universal Serial Bus，通用串行总线）：PC机与多种外围设备连接和通信的标准接口，“万能接口”，取代传统所有端口（串口+并口）。
- 1995年由USB Implementer Forum联合开发（Compaq、IBM、Intel、DEC、Microsoft等）
- 1996年1月 USB 1.0 版规范颁布
USB 1.0 核心技术参数：
| 参数 | 规格 |
|---|---|
| 传输速率 | 低速 1.5 Mbps + 全速 12 Mbps 双速率 |
| 设备数量 | 最多127个外设装置（含Hub） |
| 节点间距 | 5米，级联最大20米 |
| 线缆 | 4芯（2根差分数据线 + 2根+5V电源线） |
| 线缆规格 | UTP无屏蔽双绞线（低速）/ STP屏蔽双绞线（全速） |
| 即插即用 | 真正PnP，自动配置，热插拔，驱动自动安装 |
| 供电 | 可向外设提供+5V电源 |
低速设备：键盘、鼠标、调制解调器；全速设备：打印机、扫描仪、数码相机。
4.2 USB 拓扑结构
树状层次结构：
- 第一层：主机（根Hub）
- 第二、三、四层：外设或USB Hub
- 第五层：只能是外设
规则：
- 最多5层（含主机层）
- 层间线缆不超过5米
- Hub连续串接最多3个
- 防环设计：层次排序机制防止环状接入
USB Hub组成： 信号中继器（整形驱动+方向控制）+ 控制器（理解协议+管理控制数据传输）
USB 线缆（4芯）：
- Vcc（+5V电源）
- Data+
- Data-
- Ground
两种连接器： A系列（主机端/上行）、B系列（设备端/下行）
复合型设备：多个功能部件组装在一起（如键盘+轨迹球），内部有USB Hub。
五、高速总线接口（18.6）
5.1 IEEE 1394（i.Link / FireWire）
Apple和TI公司开发的高速串行接口标准。
性能参数：
| 参数 | 规格 |
|---|---|
| 传输速率 | 100/200/400/800 Mbps，目标1Gbps/1.6Gbps |
| 设备数量 | 单个总线段最多63个设备；通过桥接器可连1000+段 |
| 设备间距 | 4.5米（尝试延伸至25米） |
| 连接方式 | 菊花链方式串接 |
| 线缆 | 6芯（2线电源8V～40V/1.5A + 4线分两个双绞线对传数据和时钟） |
| 即插即用 | 完全支持，热插拔，总线配置改变后节点地址自动重分配 |
对比USB 1.1（12Mbps）和USB 2.0（480Mbps），IEEE 1394速率高得多，面向多媒体高速设备。
适用设备： 硬盘、光驱、DVD、数码相机、数字摄录机、高精度扫描仪等高速外设。
5.2 AGP（高速图形端口）
背景： 三维图形卡通过PCI总线连接，PCI峰值132MB/s，且多设备共享，实际更低，成为3D纹理数据传输瓶颈。
AGP（Accelerated Graphics Port）由Intel开发，1996年7月公布。
核心设计： 把3D图形控制卡从PCI总线上分离出来，直接连在CPU/PCI控制芯片组（北桥）上，形成专用的高速点对点通道。
严格意义上AGP不是总线标准——总线是多设备共享资源，AGP是视频卡专用端口。
DIME（Direct Memory Execute，直接存储器执行）：
- 允许视频卡直接与系统RAM（主存）高速连接
- 显存不够时，将主存当作显存使用
- 把耗费显存的三维操作全部放在主存完成
- 既节省显存，又利用大容量主存优势
AGP 速率：
| 模式 | 时钟 | 每周期传输次数 | 数据宽度 | 理论速率 |
|---|---|---|---|---|
| AGP 1X | 66.66MHz | 1次 | 32位（4字节） | ~266 MB/s |
| AGP 2X | 66.66MHz | 2次 | 32位 | ~533 MB/s |
| AGP 4X（AGP 2.0规范） | 66.66MHz | 4次 | 32位 | ~1066 MB/s（约1GB/s） |
AGP 4X速率是传统PCI（132MB/s）的8倍。大多数AGP卡工作在2X模式。
六、章节关系与知识体系总览
总线技术在课程中的位置
本章（第18章）是第二部分”计算机组成核心”的收尾章节，是连接CPU、存储器、I/O接口的枢纽。
前置关联章节：
- 第10章 微处理器内部组成 — CPU引脚信号是CPU总线的延伸
- 第12章 存储器及其接口 — 存储器通过系统总线连接
- 第11章 I/O接口 — I/O接口挂在系统总线上
- 第13章 中断系统 — 中断信号是总线控制信号的重要组成
- 第14章 并行通信 — 8255A是并行总线接口芯片
- 第15章 串行通信 — USB、1394是现代串行总线
总线技术演进脉络
S-100 → XT总线 → ISA → EISA → PCI → PCIe
↓
并行总线时代 → 串行总线时代（PCIe/USB/1394）
三大发展方向：
- 并行→串行：高频下并行信号线间串扰严重，串行差分信号更优（PCIe、USB、1394）
- 共享→点对点：从共享总线到点对点高速通道（AGP、PCIe）
- 多标准→统一化：USB力图统一所有外设接口
七、重点考点速查
- 总线四大特性：机械/电气/功能/规程
- 三类总线：片总线（C-Bus）/内总线（I-Bus/系统总线）/外总线（E-Bus/通信总线）
- 总线仲裁两种方式：串行（菊花链，位置决定优先级）vs 并行（编码器+译码器，速度快）
- PCI 桥接架构：北桥（CPU-PCI）+南桥（PCI-ISA），保护投资
- PCI 地址数据多路复用：AD0～AD63 分时复用
- USB 树形拓扑：最多5层，127个设备，级联5米×4=20米，4芯线缆+5V供电
- USB 两种速率：低速1.5Mbps / 全速12Mbps（USB 1.0）
- IEEE 1394速率：100/200/400/800 Mbps，6芯线缆，63设备/段
- AGP 不是总线：是点对点专用端口，DIME方式可借用主存当显存
- AGP 4X 速率：约1GB/s，是PCI的8倍